coins トップへ

VLIW並列化の研究

電気通信大学情報工学科 渡辺研究室

 次世代アーキテクチャとして注目されているVLIW(Vary Long Instruction Word) マシンは、並列実行できる命令群を1つの超長命令語にまとめ、その超長命令語を順 次取り出して並列実行させる方式である。この超長命令語にまとめる処理をコンパイ ラで行なって、命令レベル並列化を実現する。そのためには、 命令のスケジューリングが重要となる。

 命令の多くは1サイクルで実行されるが、loadやdivideのように、多くのサイク ルを要するものもある。これらの多サイクル命令はその実行が完了するまでに他の多 くの命令を並列に実行させることが望まれる。その有力な方法として、ソフトウェア パイプラインという技法がある。また1サイクルでいくつもの命令を実行させるので 、分岐によるハードウェアのパイプラインの乱れの影響は非常に大きい。分岐を削減 してこのような乱れを少なくする仕掛けとして、付加されたフラグが真の命令のみを 実行させる述語付き命令がある。

 本研究では、上記のような問題に対処する方式を追求しており、具体的には、今 までに次のような研究を行なった。

担当:渡辺坦